banner
Centro notizie
La certificazione ISO ci distingue dai nostri concorrenti.

Il chip RFID Gen 2 "più piccolo" misura 125 x 245 μm

Dec 24, 2023

"Per quanto ne sappiamo, è il chip RFID compatibile Gen2 più piccolo al mondo", secondo Paul Franzon, professore di ingegneria elettrica alla North Carolina State University.

Si riferiva a un die per circuito integrato da 125 x 245μm presentato alla conferenza internazionale IEEE sull'RFID.

Ha una sensibilità di -2 dBm nella banda 860-960 MHz e le sue dimensioni ridotte sono dovute a "un'implementazione digitale basata su celle in gran parte standard che utilizza un approccio logico solo RF a doppia fase, funzionamento con tensione vicino alla soglia ed eliminazione di aree ad alta intensità di segnale". raddrizzatori, condensatori di stoccaggio e unità di gestione dell'alimentazione complessi e meno scalabili utilizzati nei tag RFID convenzionali" si legge nella presentazione.

"La dimensione di un tag RFID è in gran parte determinata dalla dimensione della sua antenna, non dal chip RFID", ha affermato Franzon. "Ma il chip è la parte costosa." Essendo così piccoli “in termini pratici, ciò significa che possiamo produrre tag RFID per meno di un centesimo l'uno se li produciamo in grandi quantità”.

Tutte le celle tranne sei provenivano direttamente dalla libreria di celle standard della fonderia.

Secondo il collega ricercatore Kirti Bhanusali, il design dei circuiti è compatibile con una gamma di tecnologie dei semiconduttori e consentirebbe di includere circuiti RFID insieme ad altri circuiti in circuiti integrati preziosi o critici, ad esempio.

“Siamo ora interessati a lavorare con partner industriali per esplorare la commercializzazione del chip in due modi: creando RFID a basso costo su larga scala per l’uso in settori come i negozi di alimentari, e incorporando tag RFID nei chip dei computer per garantire un valore elevato catene di approvvigionamento”, ha affermato Franzon.

Il documento è "Un tag RFID compatibile principalmente con UHF EPC Gen2 digitale da 125μm×245μm nel processo CMOS da 55 nm" – scorrere fino a S3, l'abstract è disponibile solo gratuitamente.

Steve Bush